文 | 林晴晴
編輯 | 袁斯來
36氪獲悉，近日，晶圓級(jí)扇出型先進(jìn)封裝及Chiplet integration方案供應(yīng)商「晶通科技」二期項(xiàng)目獲數(shù)億元融資。本輪融資由力合資本、達(dá)安基金、安吉兩山國(guó)控和辰隆集團(tuán)聯(lián)合投資，資金將主要用于生產(chǎn)基地二期封裝產(chǎn)線擴(kuò)建、研發(fā)及市場(chǎng)投入。獨(dú)木資本繼續(xù)擔(dān)任獨(dú)家財(cái)務(wù)顧問。
「晶通科技」是一家專注于晶圓級(jí)扇出型先進(jìn)封裝技術(shù)的Chiplet方案提供商，通過自主研發(fā)的”FOSIP高密度晶圓級(jí)扇出型“與 “Chiplet Integration小芯片系統(tǒng)集成“兩大方案，以“MST Fobic”技術(shù)實(shí)現(xiàn)亞微米線寬的高密度互連及多芯片三維堆疊，主要服務(wù)于高性能計(jì)算、移動(dòng)終端和自動(dòng)駕駛等領(lǐng)域的芯片封裝，助力國(guó)內(nèi)人工智能產(chǎn)業(yè)的崛起。
當(dāng)前全球半導(dǎo)體先進(jìn)封裝市場(chǎng)保持快速增長(zhǎng)，Yole數(shù)據(jù)顯示，2023年扇出型封裝市場(chǎng)規(guī)模為27.38億美元，預(yù)計(jì)到2028年將以12.5%的年復(fù)合增長(zhǎng)率增至38億美元，其中超高密度扇出封裝細(xì)分領(lǐng)域增速最快（年復(fù)合增長(zhǎng)率30%）；而全球Chiplet市場(chǎng)規(guī)模將由2023年的31億美元增長(zhǎng)至2033年的1070億美元，CAGR約42.5%。市場(chǎng)驅(qū)動(dòng)力來自5G通信、AI芯片和自動(dòng)駕駛對(duì)高算力芯片的需求，傳統(tǒng)封裝技術(shù)難以滿足14納米及以下制程芯片的高密度集成要求。
「晶通科技」總經(jīng)理蔣振雷指出，"當(dāng)前超高密度扇出封裝和小芯片集成封裝90%以上的市場(chǎng)份額被臺(tái)積電、三星等國(guó)際大廠把控。大陸在整體工藝及生產(chǎn)能力上都還落后一段距離。
基于此，「晶通科技」通過自主研發(fā)的”FOSIP晶圓級(jí)扇出型”與“Chiplet Integration小芯片系統(tǒng)集成“雙技術(shù)路徑布局市場(chǎng)。其中，F(xiàn)OSIP晶圓級(jí)扇出型先進(jìn)封裝北制程技術(shù)對(duì)標(biāo)國(guó)際頭部FO大廠方案，可實(shí)現(xiàn)三維堆疊，內(nèi)部互聯(lián)密度可達(dá)2-5微米線寬。而晶通嵌入式硅橋的小芯片集成技術(shù)內(nèi)部互聯(lián)密度可達(dá)0.5微米以下。晶通目前已跟手機(jī)、醫(yī)療、圖像處理、邊緣計(jì)算等多個(gè)領(lǐng)域的客戶進(jìn)行了方案對(duì)接和工程驗(yàn)證。
蔣振雷介紹，"晶通的‘bridge die+FO’技術(shù),即'MST Fobic'技術(shù)通過將硅橋取代互聯(lián)中介層，并將高密度RDL重布線層替代ABF基板層，封裝厚度大幅減小，該方案比CoWoS方案成本降低至少30%。更重要的是，晶通封裝方案既能滿足手機(jī)電腦或平板以及各種AI終端的SoC、處理器、算力芯片、端側(cè)AI伺服器的薄型化需求，又滿足了AI芯片內(nèi)部的高密度互聯(lián)、高帶寬、高通訊速率的需求，這是國(guó)內(nèi)目前獨(dú)有的技術(shù)能力。目前晶通正在做量產(chǎn)前的最后準(zhǔn)備�！�
36氪了解到， 「晶通科技」的揚(yáng)州生產(chǎn)基地當(dāng)前月產(chǎn)能為bumping/wlcsp/ewlb的1萬片左右，或Fosip/Fobic2000-3000片高階產(chǎn)能，客戶覆蓋手機(jī)、GPU及AI芯片等領(lǐng)域諸多知名客戶。
技術(shù)層面，公司已構(gòu)建從設(shè)計(jì)仿真、中介層加工到封裝測(cè)試的全流程能力，掌握包括“Chiplet Integration小芯片系統(tǒng)集成“工藝在內(nèi)的90余項(xiàng)專利。
現(xiàn)階段，「晶通科技」正推進(jìn)封裝設(shè)備和材料的國(guó)產(chǎn)化驗(yàn)證，目標(biāo)計(jì)劃通過二期產(chǎn)能擴(kuò)建將月產(chǎn)能逐步提升至目前的8-10倍，同時(shí)實(shí)現(xiàn)MST Fobic技術(shù)的大規(guī)模量產(chǎn)。
蔣振雷認(rèn)為，"未來三年將是Chiplet技術(shù)爆發(fā)期，特別是大模型推理芯片和自動(dòng)駕駛域控制器，對(duì)晶圓級(jí)封裝的需求增速會(huì)超過40%。隨著3nm以下制程逼近物理極限，先進(jìn)封裝在半導(dǎo)體產(chǎn)業(yè)鏈的價(jià)值占比將從現(xiàn)在的15%提升到25%以上，這個(gè)窗口期最多只有五年。"
「晶通科技」團(tuán)隊(duì)核心成員來自應(yīng)用材料、蘋果、Intel和日月光等集成電路領(lǐng)域全球頭部的制造及封裝公司，技術(shù)顧問嚴(yán)曉浪為浙江大學(xué)微電子學(xué)科帶頭人，研發(fā)副總王新曾在國(guó)外大廠有十多年高端fan out和Chiplet封裝研發(fā)項(xiàng)目經(jīng)驗(yàn)，總經(jīng)理蔣振雷擁有16年封裝行業(yè)創(chuàng)業(yè)經(jīng)驗(yàn)，生產(chǎn)團(tuán)隊(duì)主要來自華天科技、通富微電等國(guó)內(nèi)封裝大廠。
投資方觀點(diǎn)：
達(dá)安基金合伙人戴韻秋表示：扇出型封裝是異構(gòu)集成的核心驅(qū)動(dòng)力，將重塑半導(dǎo)體產(chǎn)業(yè)鏈價(jià)值分配。隨著臺(tái)積電的InFO（集成扇出型封裝）技術(shù)被蘋果、英偉達(dá)等巨頭采用，其資本開支向先進(jìn)封裝傾斜，封裝環(huán)節(jié)在半導(dǎo)體價(jià)值鏈中的占比提升。扇出型封裝傳統(tǒng)上聚焦高端市場(chǎng)（如智能手機(jī)APU、服務(wù)器GPU），但其降維打擊潛力正在顯現(xiàn)。晶通科技在AI算力爆發(fā)周期中占據(jù)關(guān)鍵卡位，其硅橋方案有望切入國(guó)產(chǎn)“英偉達(dá)”“AMD”供應(yīng)鏈。晶通科技憑借自主可控的專利技術(shù)成為國(guó)產(chǎn)替代關(guān)鍵力量，其聚焦高端扇出型封裝細(xì)分市場(chǎng)，通過“Chiplet+扇出”集成方案形成差異化優(yōu)勢(shì)。我們相信，在中美競(jìng)爭(zhēng)背景下，晶通科技憑借其技術(shù)突破，躋身扇出型封裝領(lǐng)域全球第一梯隊(duì)指日可待。
力合資本合伙人唐越表示：隨著半導(dǎo)體制程發(fā)展面臨瓶頸，以及美國(guó)對(duì)我國(guó)14nm以上制程的限制，先進(jìn)封裝技術(shù)和Chiplet架構(gòu)成為行業(yè)發(fā)展的必然趨勢(shì)。其中，F(xiàn)an-out技術(shù)作為先進(jìn)封裝領(lǐng)域主流技術(shù)之一，也為Chiplet集成方案提供了重要的平臺(tái)基礎(chǔ)。在Chiplet封裝領(lǐng)域，臺(tái)積電的CoWoS和InFO技術(shù)占據(jù)主導(dǎo)地位，CoWoS主要為英偉達(dá)、谷歌、AMD和亞馬遜等客戶服務(wù)，而我國(guó)企業(yè)為了通過chiplet解決制程問題，對(duì)成本更為敏感，這恰是晶通的先進(jìn)封裝技術(shù)有優(yōu)勢(shì)的領(lǐng)域。晶通科技在國(guó)內(nèi)率先掌握了高密度晶圓級(jí)扇出（Fan-out）封裝及小芯片集成技術(shù)，并以此為基礎(chǔ)，提供從晶圓級(jí)扇出型封裝、Fan-out PoP堆疊封裝到多芯片混合封裝，再到Chiplet Integration小芯片集成的全鏈條代工服務(wù)。這些技術(shù)廣泛應(yīng)用于手機(jī)、GPU、AI芯片等諸多領(lǐng)域，展現(xiàn)了企業(yè)強(qiáng)勁的發(fā)展?jié)摿蛷V闊的市場(chǎng)前景。
