芝能智芯出品
小芯片（Chiplet）技術(shù)的推動(dòng)下，芯片設(shè)計(jì)領(lǐng)域出現(xiàn)了兩種方法，自上而下和自下而上，逐漸成為兩條分支。
●大型垂直整合企業(yè)傾向于嚴(yán)格定義小芯片的插槽規(guī)格，以保持對(duì)市場(chǎng)的控制；
●而眾多初創(chuàng)公司、系統(tǒng)公司和政府機(jī)構(gòu)則倡導(dǎo)自上而下的方法，期望小芯片開(kāi)發(fā)人員能基于標(biāo)準(zhǔn)化互連探索更多創(chuàng)新選項(xiàng)。
兩種方法的分歧引發(fā)了一場(chǎng)潛在的拉鋸戰(zhàn)，其根源在于各方對(duì)市場(chǎng)主導(dǎo)權(quán)、技術(shù)創(chuàng)新方向及商業(yè)利益的不同考量。
●大型企業(yè)希望利用自身資源和技術(shù)優(yōu)勢(shì)，通過(guò)限定規(guī)格來(lái)確保產(chǎn)品的兼容性和穩(wěn)定性，同時(shí)鞏固市場(chǎng)地位；
●而新興力量則試圖打破傳統(tǒng)格局，通過(guò)推動(dòng)標(biāo)準(zhǔn)化互連，激發(fā)更多的創(chuàng)新應(yīng)用，拓展市場(chǎng)空間。
我們將從核心問(wèn)題、解決方案和趨勢(shì)建議兩個(gè)角度展開(kāi)分析，以幫助相關(guān)從業(yè)者理解當(dāng)前行業(yè)中的挑戰(zhàn)和機(jī)遇。
Part 1兩種方法的核心問(wèn)題與分析
小芯片設(shè)計(jì)面臨的關(guān)鍵挑戰(zhàn)之一是如何合理劃分使用這些小芯片的系統(tǒng)。這涉及到處理位置、數(shù)據(jù)存儲(chǔ)位置以及數(shù)據(jù)在整個(gè)系統(tǒng)中的流動(dòng)方式等復(fù)雜問(wèn)題。
在決定將特定功能放置于中央計(jì)算機(jī)、AI 加速器、GPU 還是專用加速器上，以及選擇片外或片上存儲(chǔ)器時(shí)，需要綜合考慮多種因素，包括功率、性能和熱量模型等。這些因素相互關(guān)聯(lián)，一個(gè)決策的變動(dòng)可能對(duì)整個(gè)系統(tǒng)的性能和效率產(chǎn)生重大影響。
建模問(wèn)題是小芯片設(shè)計(jì)中的另一個(gè)重要挑戰(zhàn)。其復(fù)雜性體現(xiàn)在多個(gè)方面，根據(jù)芯片是內(nèi)部開(kāi)發(fā)還是由第三方開(kāi)發(fā)，建模需求和難度會(huì)有很大差異。
在垂直整合模式下，企業(yè)可以同時(shí)掌控應(yīng)用程序和半導(dǎo)體，優(yōu)化兩者關(guān)系，但在涉及第三方芯片時(shí)，就需要考慮互操作性問(wèn)題，這需要建立統(tǒng)一的標(biāo)準(zhǔn)和協(xié)作機(jī)制。
模型的類型多樣，包括性能建模、熱分析模型等，每種模型在芯片設(shè)計(jì)的不同階段都發(fā)揮著關(guān)鍵作用。例如，性能模型用于架構(gòu)設(shè)計(jì)初期的決策，而熱模型則對(duì)封裝設(shè)計(jì)至關(guān)重要，因?yàn)樗鼪Q定了散熱器的數(shù)量和布局等。
此外，建模過(guò)程是動(dòng)態(tài)的，隨著技術(shù)發(fā)展和設(shè)計(jì)經(jīng)驗(yàn)的積累，模型的成熟度和使用方式不斷演變，這對(duì) EDA 工具提出了更高要求，需要其能夠適應(yīng)并利用這些變化進(jìn)行更精細(xì)的分析。
用簡(jiǎn)單的話來(lái)說(shuō)，如何高效劃分功能模塊是關(guān)鍵，涉及計(jì)算任務(wù)的分布（如GPU、AI加速器、存儲(chǔ)器位置等），還需要考慮跨芯片通信的數(shù)據(jù)流優(yōu)化。目前主要面臨以下問(wèn)題：
●功耗與熱管理不足：多芯片集成使熱量管理變得更加復(fù)雜，需要專門的熱模型支持。
●性能建模不夠細(xì)化：現(xiàn)有工具缺乏對(duì)動(dòng)態(tài)跨芯片通信的詳細(xì)模擬，導(dǎo)致性能瓶頸難以預(yù)測(cè)。
●數(shù)據(jù)流的安全性和可靠性：跨芯片邊界的通信增加了被攻擊的風(fēng)險(xiǎn)，同時(shí)需要額外的軟件堆棧監(jiān)控?cái)?shù)據(jù)完整性和安全性。
垂直整合的自上而下方法和開(kāi)放創(chuàng)新的自下而上方法正在拉鋸。垂直整合的廠商（如英特爾、AMD）更關(guān)注優(yōu)化產(chǎn)能和性能，而開(kāi)放創(chuàng)新推動(dòng)者（如初創(chuàng)公司、學(xué)術(shù)機(jī)構(gòu)）試圖通過(guò)標(biāo)準(zhǔn)化推動(dòng)更靈活的設(shè)計(jì)生態(tài)。
這兩種方法均存在不足：
●自上而下方法的挑戰(zhàn)：過(guò)度依賴內(nèi)部資源，忽視了與第三方IP的協(xié)作潛力，導(dǎo)致靈活性和生態(tài)擴(kuò)展能力不足。
●自下而上方法的挑戰(zhàn)：標(biāo)準(zhǔn)化尚未成熟，互操作性難以保證，使得第三方IP整合的成本和技術(shù)門檻較高。
開(kāi)放標(biāo)準(zhǔn)（如UCIe）和標(biāo)準(zhǔn)化的建模語(yǔ)言（如Chiplet數(shù)據(jù)可擴(kuò)展標(biāo)記語(yǔ)言）正在逐步發(fā)展，芯片模型的標(biāo)準(zhǔn)化程度較低，這是實(shí)現(xiàn)芯片即插即用的主要障礙之一。
OCP 和 JEDEC 等組織正在努力定義芯片模型，但仍處于起步階段。不同公司有各自的設(shè)計(jì)和開(kāi)發(fā)流程，導(dǎo)致難以實(shí)現(xiàn)通用的即插即用芯片。
在連接標(biāo)準(zhǔn)方面，SerDes 或 PCI Express 已有一定標(biāo)準(zhǔn)化，但小芯片的定義尚不明確。
此外，模型在不同工具間的轉(zhuǎn)移也存在困難，盡管引腳級(jí)精確模型和純功能模型在一定程度上有助于解決問(wèn)題，但要實(shí)現(xiàn)更廣泛的工具兼容性，仍需要行業(yè)在標(biāo)準(zhǔn)化方面做出更多努力。
●模型多樣性：性能、功耗、熱管理等模型的種類繁多，但尚未實(shí)現(xiàn)全面集成和標(biāo)準(zhǔn)化。
●交付成果的復(fù)雜性：封裝設(shè)計(jì)、寄存器定義、物理建模等工作依賴不同的工具鏈和格式，增加了開(kāi)發(fā)難度。
Part 2怎么才能做好？推動(dòng)標(biāo)準(zhǔn)化與協(xié)作
為推動(dòng)芯片設(shè)計(jì)的發(fā)展，行業(yè)內(nèi)各方應(yīng)加強(qiáng)協(xié)作。
大型企業(yè)可與初創(chuàng)公司、系統(tǒng)公司等分享經(jīng)驗(yàn)和技術(shù)，共同探索標(biāo)準(zhǔn)化互連的最佳實(shí)踐，促進(jìn)芯片的互操作性。例如，共同參與標(biāo)準(zhǔn)制定組織的活動(dòng)，制定統(tǒng)一的接口規(guī)范和模型標(biāo)準(zhǔn)，以降低芯片集成的難度。
同時(shí)，企業(yè)之間可以開(kāi)展聯(lián)合研發(fā)項(xiàng)目，針對(duì)小芯片面臨的系統(tǒng)劃分、建模等難題進(jìn)行攻關(guān)，實(shí)現(xiàn)資源共享和優(yōu)勢(shì)互補(bǔ)要實(shí)現(xiàn)Chiplet設(shè)計(jì)的全面發(fā)展。
首先需要標(biāo)準(zhǔn)化的生態(tài)支持：
●標(biāo)準(zhǔn)化建模工具鏈：加速采用UCIe和開(kāi)放計(jì)算項(xiàng)目(OCP)推動(dòng)的建模標(biāo)準(zhǔn)，確保不同芯片供應(yīng)商之間的互操作性。
●統(tǒng)一的模型語(yǔ)言：開(kāi)發(fā)跨領(lǐng)域的通用模型語(yǔ)言（如CDXML），支持多芯片設(shè)計(jì)的即插即用和兼容性分析。
●行業(yè)聯(lián)盟：推動(dòng)行業(yè)形成更廣泛的合作機(jī)制，涵蓋從EDA工具廠商到系統(tǒng)集成商的全產(chǎn)業(yè)鏈參與。
芯片設(shè)計(jì)方面，不斷優(yōu)化芯片架構(gòu)，提高芯片性能和能效，同時(shí)關(guān)注新興技術(shù)如 3D 芯片集成帶來(lái)的機(jī)遇和挑戰(zhàn)。
在 EDA 工具領(lǐng)域，研發(fā)更先進(jìn)的工具來(lái)支持復(fù)雜的建模需求，提高模型的準(zhǔn)確性和動(dòng)態(tài)適應(yīng)性，開(kāi)發(fā)能夠自動(dòng)優(yōu)化系統(tǒng)劃分的工具，以及能夠更好處理不同類型模型之間轉(zhuǎn)換和協(xié)同工作的 EDA 軟件。
芯片架構(gòu)師和開(kāi)發(fā)團(tuán)隊(duì)需要更加靈活和高效的工具支持：
●自動(dòng)化熱管理工具：通過(guò)EDA工具更精準(zhǔn)地分析熱流和功耗動(dòng)態(tài)，為設(shè)計(jì)團(tuán)隊(duì)提供實(shí)時(shí)反饋。
●動(dòng)態(tài)建模能力：提升性能建模的實(shí)時(shí)性和精度，支持從架構(gòu)級(jí)到實(shí)現(xiàn)級(jí)的多層次優(yōu)化。
●模塊化設(shè)計(jì)流程：以模塊化的建模和驗(yàn)證為核心，讓芯片開(kāi)發(fā)者專注于創(chuàng)新而非重復(fù)的集成工作。
Chiplet的芯片的成功應(yīng)用需要平衡安全性與性能優(yōu)化，開(kāi)發(fā)內(nèi)置的安全監(jiān)控模塊，對(duì)跨芯片通信進(jìn)行持續(xù)性加密和完整性驗(yàn)證。
結(jié)合AI和機(jī)器學(xué)習(xí)技術(shù)，優(yōu)化跨芯片的數(shù)據(jù)流動(dòng)態(tài)分布，提升整體系統(tǒng)性能。特別是在汽車領(lǐng)域，OEM廠商和一級(jí)供應(yīng)商應(yīng)推動(dòng)模塊化設(shè)計(jì)適配特定場(chǎng)景，如自動(dòng)駕駛計(jì)算平臺(tái)、車載娛樂(lè)系統(tǒng)等。
這不僅可以提高資源利用率，還能快速響應(yīng)市場(chǎng)變化。芯片設(shè)計(jì)的自上而下與自下而上的方法不僅是技術(shù)之爭(zhēng)，更是行業(yè)生態(tài)和商業(yè)模式的深刻對(duì)話。
在這一過(guò)程中，小芯片（Chiplet）技術(shù)有望成為連接不同方法論的橋梁。通過(guò)加速標(biāo)準(zhǔn)化建設(shè)、優(yōu)化工具鏈、聚焦安全與性能，半導(dǎo)體行業(yè)將能更高效地實(shí)現(xiàn)技術(shù)突破與商業(yè)落地。
小結(jié)
未來(lái)的芯片設(shè)計(jì)將更注重跨領(lǐng)域協(xié)作與場(chǎng)景化創(chuàng)新，以推動(dòng)芯片技術(shù)在汽車、數(shù)據(jù)中心、消費(fèi)電子等領(lǐng)域的全面進(jìn)化。
